(54) CONTROL METHOD OF NON-RESIDENT PROGRAM

(11)-61-54548 (A)


(43) 18.3.1986 (19) JP

(21) Appl. No. 59-175745 (22) 23.8.1984 (71) FUJITSULTD (72) KAZUYA KOIKE(1)

(51) Int. Cl. G06F12/12,G06F9/06

PURPOSE: To attain the effective use of a non-resident program and to minimize the loading frequency by securing a loading area exclusive for non-resident program at a main memory and performing priority control and LRU control.

CONSTITUTION: A main memory 10 contains a non-resident control program MDLP11, a module control information table MDCB12 and a module loading area MDP13. A program A calls out the MDLP11 and has a request for execution of a program B (module). The MDLP11 refers to the module control information stored in the MDCB12. A floppy disk 7 loads a program in case a designated loading area has no program B. When the loading area of the MDP13 is filled, the MDLP11 erases the programs which are not used for a long period and have lower priorities among those whose module call count value is equal to



l: processor, 2: Reyboard control part, 3: Reyboard, 5: display part, 6: floppy control part, 8: printer control part, a: program A, b: program B

DISCRIMINATION METHOD FOR COMPUTER USING IDENTIFICATION NUMBER OF CENTRAL PROCESSING UNIT

(11) 61-54549 (A)

(43) 18.3.1986 (19) JP

(21) Appl. No. 59-175061


(22) 24.8.1984

(71) FUJITSU LTD (72) TOSHIHARU KIDA

(51) Int. Cl⁴. G06F12/14,G06F9/06

PURPOSE: To prevent the improper use of a subject computer based on the optional production of a floppy disk and to protect software, by performing collation according to a CPU identification number between the subject computer and the memory information on the floppy disk.

CONSTITUTION: A personal computer 1 is connected to a floppy disk drive part FD-DRV2 via an input/output interface I/O-INTF14. The computer Lis actuated according to a program stored in a floppy disk FD3 applied to the FD-DRV2. The identification number stored in a ROM13 provided within the computer Pis collated with the CPU identification number stored in the FD3.



(54) INTEGRATION CIRCUIT DEVICE

(11) 61-54550 (A)

(43) 18.3.1986 (19) JP

(21) Appl. No. 59-174892


(22) 24.8.1984

(71) HITACHI LTD (72) SHIGEAKI TAMURA(1)

(51) Int. Cl⁴. G06F12/16,G06F11/22

PURPOSE: To simplify the test of a RAM by integrating the RAM and a logical circuit on a chip, connecting a self-test circuit of the RAM to the RAM via a connection switch circuit by the external designation of a test mode and outputting the test result to outside.

CONSTITUTION: A self-test circuit 5 supplies a write-enable signal, the address signal and the write data to a RAM2 and compares this write data with the read data of the RAM2. When the test mode signal is applied to an input terminal 4-3, selectors 7-1~7-3 switch the connection of the RAM2 to the circuit 5 from a logical circuit part 3. Then a test is carried out synchronously with the clock sent from an input terminal 4-1. The result of this test is outputted through an output terminal 4-2.



BEST AVAILABLE COPY

⑩ 日本国特許庁(JP)

①特許出頭公開

⑩ 公 開 特 許 公 報 (A)

昭61-54550

@Int_Cl.4

識別記号

庁内整理番号

母公開 昭和61年(1986)3月18日

G 06 F 12/16

7737-5B 7368-5B

審査請求 未請求 発明の数 1 (全5頁)

②発明の名称 集積回路装置

砂特 顧 昭59-174892

❷出 頭 昭59(1984)8月24日

母 発明者 田村 母 発明者 山田 繁 明 信 生 秦野市堀山下1番地 株式会社日立製作所神奈川工場内 秦野市堀山下1番地 株式会社日立製作所神奈川工場内

⑪出 顋 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

20代理人 弁理士 高橋 明夫 外1名

90 M #

1. 免明の名称

纵枪包路装置

- 2、特許請求の範囲
 - (1) RAMと論理目的とがチップ上に集積された 集積回路装置において、該RAMの自己テスト目 助と、該RAMを該自己テスト目的または該論理 団路と切換接続する接続切換目路とを該チップ上 に形成し、外部からテストモードを指定された場合、該RAMは該接級切換目路により該自己テスト ト団路と接続されてテストされ、その結果が外部 に送出されるようにして成ることを特殊とする集 租目路装置。

3. 発明の詳細な説明

(発明の利用分野)

本発明は集積回路装置に関し、特に、同じチップ上に益理回路とRAMが搭載された集積回路装置に関する。

(発明の背景)

最近の集積度の飛躍的な肉上により、ボーチッ

プ上にRAMと論理団路を一時に集積した仏積回路装置が実現されるようになっている。第4回にそのような集積団路装置の一例を略示する。この図において、101はチップであり、102-1・102-2・102-3の何れかがRAMの場合、そのRAMのテストが必要なことが多い。しかし一般に、RAMは外部から論理的に見えないため、単体のRAMに比べテストは困難である。

従来のかかる集積回路装置の中には、RAMのテストを考慮し、テストモード編子を設け、活性の場合を引起することにより、論理回路をよれたにより、論理回路をよりにして入出編子からRAMを協理的に見なる。この集積回路装置の場合、RAMテストの周光を見ることをできるため、RAMを比較的観点にテストすることである。RAMを比較的観点にテストすることをある。RAMを比較的観点にテストないのできるため、RAMを比較的観点にテストない。

とかできる。しかし、次のような間辺点がある。 小 外部から見て、過度動作状態では論感的に関 じているRAMに専用の入力編子を多数設けるた め、入出力編子が不足してピンネックに陥りやす

で RAMのテストを行うため、非常に高値なメモリ専用テスター、またはテストパターン (アドレス情報、ライトデータ、リードデータ等)を用なした論理テスターを必要とする。

(発明の目的)

本税明の目的は、RAMと論理回路を関ーチップ上に復報した集積回路模型において、RAMのテストに関連した上記問題を改容することにある。 (免明の概要)

本名明は、RAMと論理国路とがチップ上に扱 権された集権団路装置において、該RAMの自己 テスト回路と、該RAMを該自己テスト回路また は該論理回路と切換接続する接続切換回路とを該 チップ上に形成し、外部からテストモードを指定 された場合、該RAMは該接続切換回路により該

自己テスト団路 5 は、機能的には、 R A M 2 に対するコントロール信号(ライトイネーブル)を 免生するコントロール信号発生器 6 ー 1 、 アドレス信号を発生するためのアドレス信号発生器 6 ー 2 、 ライトデータを発生するライトデータ 発生器 6 ー 3 、 R A M 2 のリードデータとライトデータ を比較する比較回路 6 ー 4 から構成されている。

動作を説明する。入力編子4-3に信号が印加されない場合。通常モード状態で動作し、セレクター7-1~7-3は論理回路部3を選択し、RAM2を論理四路部3と接続する。従って、RAM2のコントロール信号、アドレス信号およびライトデータは論理回路部3からの信号を出したクター7-4は論理回路部3からの信号を出り編子4-2へ送出する。

入力塩子4-3に固定位号(テストモード信号)が印加されると、テストモード状態となり、セレクタ7-1~7-3はRAM 2を論理経路部3から論理的に切離し、自己テスト四路5に提続する。 使ってRAM 2には、セレクター7-1~7-3 科問唱61-54550(2)

自己テスト約路とは校されてテストされ、その結果が外部に近出されるように構成し、減RAMのテストのための人出り編予を減らずとともに、デスターを用いずに銭RAMをテストし得るようにしたことを特徴とするものである。

/)(是明の実施例)

以下、本是明の一支施例を西面を参照して説明 する。

第1 図は本発明の一支範側による協程回路投口している。この集積回路投口している。この集積回路投口しは、 論理四路部3とRAM2から基本的に構成されているが、RAM2の自己テストを可能とするために、自己テスト回路5と、RAM2を発理回路部3または自己テスト回路5と切換接続するためのセクター7ー4を開えている。4ー1はクロックの入力端子、4ー2はテストモード信号の入力端子、4ー3はテストモード信号の入力端子である。

を介して、自己テスト回路5よりコントロール信号(ライトイネーブル)、アドレス信号、ライトデータが供給されるようになる。また、セレクタフー4は出力増子4-2を論理回路部3から論理的に切り難し、比較回路6-4の出力と接続する。

このテストモード状態になって、入力入力的のではいて、クロックに対路がある。このクロックと四階して、自己デア・ライトではない。ライトではないでは、カールのでは、カールのでは、カールのでは、カールのでは、カールのでは、カールのでは、カールのでは、カールのでは、カールのでは、カールのでは、カールのでは、カールのでは、カールのでは、カールのでは、カールのは、カールのは、ストールのは、

生物別できる。

32 国に、上記自己テスト四路5の具体的な匹路研成を倒示する。なお、四の規雄さを避けるために、第1回のセレクター7~1~7~1は登場されている。

この図において、インバータ目路8-1、8-2と、NAND目路9-1、およびOR目路13は、コントロールは号発生器6-1を構成している。入力端子4-1から入力されるクロックは、NAND目路9-1の一方の入力に選接与えられ、その他方の入力にはインバータ目路8-1、8-2により選絡されてから印加される。

10は(n+1)ビットのカウンターであり、アドレス信号発生器6-2 およびライトデータ発生器6-3 を構成している。このカウンター10の下位 n ビットの出力はアドレス信号として、また最下位ビット出力はライトデータとして用いられる。カウンター10の最上位ビット出力は、 ひ込動作問間と映出動作期間の切換制御信号としてOR回路13に与えられている。ここで、RAM

る。カウンター10の最上位ビットが"0"の間は、コントロール信号発生数6-1から取3回に示されるようなコントロール信号(ライトイネーブル)W E が発生する。従って、RAM 2 の各ビットに"0"と"1"のライトデータが交互に含む込まれていく

RAM2の全ビットにライトデータが奔き込まれると、カウンター10の最上位ビット出力が"1で状態に反記するため、コントロール信号WEは"1"状態に囚定し、RAM2の記憶データが1ビットずつ成次減み出され、ラッチ国路11-2に保持される。回時に、対応ビットのライトデータがラッチ国路11-1に保持され、それとリードデータとがEX-OR国路12で比較され、サードデータのあるビットとライトデータのおより・フェリテのデータのあるビットとライトデータのが正なな場合、テスト結系信号Pass/Poilは"1"状態になる。第3国においては、2°1 赤地のビットが不良であることを示している。

なお、コントロールはサWEおよびストローブ

お開始61-54550(3)

このメモリサイズはこ"ピットである。

以下、自己テスト回路5の動作を説明するが、その理解を容易にするため、設自己テスト回路5のタイムチャートを第3回に示す。なお、第3回において、CしKはクロック、2°~29°はカウンター10のをピットの出力、Dinはライトデータ、Doutはリードデータ、WEはコントロール団子(ライトイネーブル)、STBはラッチ回路11-1、11-2に対するストローブ信号、Pass/Failは比較西路6-4の出力である。

テストモード状態において、クロックが入力されると、カウンター10が順次カウントアップす

は 号 S T B の 発生 時間 を 工夫 すれば、 四 様 の 構成 で R A M 2 の 交流 特性 (セット アップタイム・ホールドタイム、アクセスタイム 等) の テスト も 菜 ね 得る こと は 明らか で ある。

以上、一次施例について設明したが、本意明は それだけに限定されるものではなく、種々姿形し て突縮例できるものである。

例えば、上記支統例はメモリがRAM一つだけ の例であるが、RAM以外のメモリを搭載してい る後種回路装置にも阿葆に本発明を適用できる。

RAMが二つ以上塔載された集積目的装置についても同様に適用できる。この場合、多RAMEに自己テスト目的を設けてもよいし、あるいは一つの自己テスト目的ですべてのRAMのデストを行わせるように構成してもよい。

RAMのテストに関係する人、出力紹子は本数が少ないので、RAMのテスト専用に設けても従来のようなピンネックの心配は殆どない。しかし、それらを過常論理の人、出力稿子あるいは論理診断用の人、出力稿子と使用させることも容易であ

り、一切のテストばかりではなく、エージングに も利用できる。

(発明の効果)

以上の説明から明らかなように、本見明によれば次のごとき効果を得られる。

(i) RAMテスト専用の人、出力増予は多く見っても3本で済むため、ピンネックが規制される。

(i) メモリ収用テスターや論題テスターを用いることなく、RAMのテストが可能であるため、RAMテストの費用を削減できる。

(ii)チップ内部でRAMの自己テストがなされるため、テスト時間を短線できる。

4. 図面の簡単な説明

第1回は本名明の一支統例による集積回路袋園の機略プロック園、第2回は自己テスト回路の具体的回路構成の一例を示すプロック園、第3は第2間に示す自己テスト回路の動作を示すタイムチャート、第1回はメモリと論理回路を構設した集積回路の一例を説明するための概式図である。


1 … 集務回路装置。 2 … R A M 。 3 … 為月

科別場の1-54550(4) 到請部、 1-1~1-3…RAMデストに研 係する人、出力障子、 5…自己デスト目的、 6-1…コントロール信号を生電、 6-2…アドレス信号発生器、 G-3…ライ トデータ発生器、 G-1…比較回路、 7-1~7-4…セレクター。

代理人弁理士 高 歯 明 夫



第 1 図



BEST AVAILABLE COPY

ភ 3 ២

